IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant:

YOSHIDA, Masahiro

Conf.:

Appl. No.:

New

Group:

Filed:

November 4, 2003

Examiner:

For:

ACTIVE MATRIX SUBSTRATE AND DISPLAY

LETTER

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

November 4, 2003

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2002-341560

November 25, 2002

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 02-2448 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWART, KOLASCH & BIRCH, LLP

Charles Gorenstein, #29,271

P.O. Box 747

Falls Church, VA 22040-0747

(703) 205-8000

Attachment(s)

CG/cqc 1248-0677P

(Rev. 09/30/03)

BSLB703-205.8000 1248-0677P YOShida Nov. 4, 2003 庁 1= 1

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月25日

出 願 番 号 Application Number:

特願2002-341560

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 2 - 3 4 1 5 6 0]

出 願 人


シャープ株式会社

di.

2003年 8月 4日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

02J04127

【提出日】

平成14年11月25日

【あて先】

特許庁長官 殿

【国際特許分類】

G02F 1/136 500

H01L 29/786

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

吉田 昌弘

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】

100080034

【弁理士】

【氏名又は名称】

原 謙三

【電話番号】

06-6351-4384

【選任した代理人】

【識別番号】

100113701

【弁理士】

【氏名又は名称】 木島 隆一

【選任した代理人】

【識別番号】

100115026

【弁理士】

【氏名又は名称】 圓谷 徹

出証特2003-3062218

【選任した代理人】

【識別番号】 100116241

【弁理士】

【氏名又は名称】 金子 一郎

【手数料の表示】

【予納台帳番号】 003229

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0208489

【プルーフの要否】 要



【発明の名称】 アクティブマトリクス基板及び表示装置

【特許請求の範囲】

【請求項1】

複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、 上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に 複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1の バスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画 素電極を備えたアクティブマトリクス基板において、

上記複数の第1のバスラインの少なくとも一つには、第1の容量が付加されて おり、

上記第1の容量の付加された上記第1のバスラインを除く第1のバスラインが 、他のアクティブマトリクス基板の第1のバスラインと接続されることを特徴と するアクティブマトリクス基板。

【請求項2】

上記第1の容量の付加された上記第1のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続されることを特徴とする請求項1に記載のアクティブマトリクス基板。

【請求項3】

上記第1の容量が付加されていない第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていることを特徴とする請求項1又は2に記載のアクティブマトリクス基板。

【請求項4】

上記第1のバスラインは、ソースドライバに接続されており、上記第2のバスラインは、ゲートドライバに接続されていることを特徴とする請求項1ないし3の何れか1項に記載のアクティブマトリクス基板。

【請求項5】

上記第1のバスラインは、ゲートドライバに接続されており、上記第2のバスラインは、ソースドライバに接続されていることを特徴とする請求項1ないし3

の何れか1項に記載のアクティブマトリクス基板。

【請求項6】

1

請求項1ないし5の何れか1項に記載のアクティブマトリクス基板を備えることを特徴とする表示装置。

【請求項7】

複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、

上記複数の第1のバスラインの少なくとも1つには、第1の容量が付加されて おり、

上記第1の容量を付加された上記第1のバスラインを除く上記第1のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とする表示装置。

【請求項8】

複数個の上記表示パネルによって共有されている上記第1のバスラインには、 上記第1の容量よりも容量の小さい第2の容量が付加されていることを特徴とす る請求項7に記載の表示装置。

【請求項9】

複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、

上記複数の第1のバスラインは、上記複数個の表示パネルによって共有され、 上記表示パネルの少なくとも一つでは、上記複数の第1のバスラインの少なく とも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず

上記画素電極と接続されていない上記第1のバスラインには、第1の容量が付加されていることを特徴とする表示装置。

【請求項10】

上記第1の容量が付加されていない上記第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていることを特徴とする請求項9に記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶、有機EL、無機ELなどのような表示媒体を用いたアクティブマトリクス基板、及びアクティブマトリクス基板を備えた表示装置に関するものである。より詳細には、本発明は、複数の表示パネルを備えた表示装置に利用されるアクティブマトリクス基板、及び複数の表示パネルを備えた表示装置に関するものである。

 $[0\ 0\ 0\ 2]$

【従来の技術】

近年、携帯電話などのような表示装置の中には、例えば2枚の表示パネルを備えたツインパネル式のものが普及し始めている。図25には、その一例を示す。図25に示すように、ツインパネル式の表示装置181は、メインパネル182とサブパネル183とからなる。

[0003]

メインパネル 1 8 2 は、基板上に薄膜トランジスタ(T F T: Thin Film Trans istor) 1 9 2 が設けられたT F T 基板 1 8 4 と、このT F T 基板 1 8 4 に対向 する対向基板 1 8 5 と、T F T 基板 1 8 4 と対向基板 1 8 5 との間に挟まれる表示媒体としての液晶層(L C) 1 9 4 とを含んでいる。

[0004]

TFT基板184上には、複数のゲートバスライン188と複数のソースバス

ライン189とが設けられている。このゲートバスライン188とソースバスライン189との交差部の近傍に、TFT192が配置されている。このTFT192は、ゲートがゲートバスライン188に接続され、ソースがソースバスライン189に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板185に設けられた対向電極(COM)193との間で、画素としてのLC194に電圧を印加する。これを各TFT192において行うことによって、画像を表示する。

[0005]

また、メインパネル182には、さらにゲートドライバ190とソースドライバ191とが備えられている。ゲートドライバ190からの引き出し線がゲートバスライン188に接続され、ソースドライバ191からの引き出し線がソースバスライン189に接続されている。そして、ゲートドライバ190、ソースドライバ191から、それぞれのバスラインに、ゲート信号電圧、ソース信号電圧が印加される。

[0006]

一方、サブパネル183は、基板上に薄膜トランジスタ192が設けられたTFT基板186と、このTFT基板186に対向する対向基板187と、TFT基板186と対向基板187との間に挟まれる表示媒体としての液晶層(LC)194とを含んでいる。

[0007]

このサブパネル183は、図示しないFPC(Flexible Printed Circuits)などを介してメインパネル182と接続されている。これによって、メインパネル182のゲートドライバ190およびソースドライバ191から、メインパネル182内の配線とFPC(Flexible Printed Circuits)などとを介して、サブパネル183の各バスラインに、ゲート信号電圧またはソース信号電圧が印加される。

[0008]

TFT基板186上には、複数のゲートバスライン188と複数のソースバスライン189とが設けられている。このゲートバスライン188とソースバスラ

イン189との交差部の近傍に、TFT192が配置されている。このTFT192は、ゲートがゲートバスライン188に接続され、ソースがソースバスライン189に接続されるとともに、ドレインが画素電極に接続されている。そして、この画素電極と、対向基板187に設けられた対向電極(COM)193との間で、画素としてのLC194に電圧を印加する。これを各TFT192において行うことによって、画像を表示する。

[0009]

これによって、メインパネル182またはサブパネル183において、画像を表示することができる。なお、メインパネル182とサブパネル183とで共有するバスラインは、図25に示すソースバスライン189に限るものではなく、ゲートバスラインであってもよい。

[0010]

従来のアクティブマトリックス方式液晶表示体に関して、例えば特許文献1には、結合容量を介して駆動信号が供給される場合に、それぞれの結合容量の値を ほぼ同じとした構成が開示されている。これによって、表示ムラのない表示を行 うことができる。

$[0\ 0\ 1\ 1]$

【特許文献1】

特開平7-168208号公報(公開日:1995年7月4日)

$[0\ 0\ 1\ 2]$

【発明が解決しようとする課題】

しかしながら、上述のツインパネル式の表示装置181の構成においては、メインパネル182における表示を行う場合に、一部のソースバスラインにおいてソース信号の遅延が起こることによって、ブロック分かれなどの表示不良が発生してしまうという問題がある。

$[0\ 0\ 1\ 3\]$

つまり、図25に示すように、ツインパネル181は、メインパネル182と サブパネル183とで、それぞれソースバスライン189の本数が異なっている 。この場合に、メインパネル182のソースバスライン189は、サブパネル1 83と共有される第1の配線群195と、サブパネル183と共有されない第2の配線群196とに分けられる。

[0014]

上記第1の配線群195においては、メインパネル182を駆動させるとき、サブパネル183の容量も負荷となるので、例えば、メインパネル182の容量が20pF、サブパネルの容量が10pFならば、ソースバスラインの容量は30pFとなる。一方、第2の配線群196においては、サブパネル183の容量は負荷とならないので、20pFのソースバスライン容量となる。

[0015]

このような容量の差によって、メインパネル182の表示を行う場合には、ソース信号の遅延の差が、第1の配線群195と第2の配線群196との境界で顕著になってしまい、ブロック分かれなどの表示不良が発生してしまう。

[0016]

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、バスラインを共有する複数の表示パネルを有する表示装置に用いられるアクティブマトリクス基板であって、各表示パネルにおいてブロック分かれなどの表示不良を生じさせないアクティブマトリクス基板および表示装置を提供することにある。

[0017]

【課題を解決するための手段】

上記の課題を解決するために、本発明のアクティブマトリクス基板は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板において、上記複数の第1のバスラインの少なくとも一つには、第1の容量が付加されており、上記第1の容量の付加された上記第1のバスラインを除く第1のバスラインが、他のアクティブマトリクス基板の第1のバスラインを除く第1のバスラインが、他のアクティブマトリクス基板の第1のバスラインと接続されることを特徴としている。

[0018]

上記アクティブマトリクス基板は、例えば表示装置などに備えられ、対向電極を備えた対向基板と画素電極の設けられた面とを向かい合わせて配置し、このアクティブマトリクス基板と対向基板との間に表示媒体を挟み込んだ表示パネルとして用いられる。そして、例えば第1のバスラインを駆動するソースドライバ、第2のバスラインを駆動するゲートドライバが、それぞれ第1のバスラインあるいは第2のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。

[0019]

このアクティブマトリクス基板には、少なくとも1つの第1のバスラインに、 第1の容量が付加されている。そして、上記第1の容量が付加されている第1の バスラインを除く第1のバスラインが、他のアクティブマトリクス基板の第1の バスラインと接続されている。

[0020]

即ち、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と接続して、第1のバスラインを共有することができる。このように、上記アクティブマトリクス基板と他のアクティブマトリクスとで、第1のバスラインを共有すれば、上記アクティブマトリクス基板と他のアクティブマトリクスとを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

[0021]

さらに、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と 共有していない第1のバスラインに、第1の容量が付加されている。これによっ て、このアクティブマトリクス基板を用いて表示を行う場合に、第1のバスライ ンごとの容量の違いを小さく、あるいは、生じさせなくすることができる。その ため、第1のバスラインに入力される信号の遅延の差によるブロック分かれなど の表示不良を発生させることなく、上記アクティブマトリクス基板、他のアクテ ィブマトリクス基板の両方において表示を良好に行うことができる。

[0022]

上記のアクティブマトリクス基板において、上記第1の容量の付加された上記 第1のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続 されていてもよい。

[0023]

上記の構成によれば、画素電極が接続された第1のバスライン本数の少ない他のアクティブマトリクス基板側に第1のバスラインを駆動するドライバを備えることができる。

[0024]

上記のアクティブマトリクス基板において、上記第1の容量が付加されていない第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていてもよい。

[0025]

即ち、上記のアクティブマトリクス基板においては、他のアクティブマトリクス基板と第1のバスラインを共有している第1のバスラインには、容量の小さな第2の容量が付加され、他のアクティブマトリクス基板と第1のバスラインを共有していない第1のバスラインには、容量の大きな第1の容量が付加されている。これによって、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

[0026]

上記のアクティブマトリクス基板において、上記第1のバスラインは、ソースドライバに接続されており、上記第2のバスラインは、ゲートドライバに接続されていてもよい。

[0027]

上記の構成によれば、第1のバスラインに入力されるソース信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好な表示を行うことができる。

[0028]

上記のアクティブマトリクス基板において、上記第1のバスラインは、ゲートドライバに接続されており、上記第2のバスラインは、ソースドライバに接続されていてもよい。

[0029]

上記の構成によれば、第1のバスラインに入力されるゲート信号の遅延の差を 縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好 な表示を行うことができる。

[0030]

なお、上述のアクティブマトリクス基板を備えた表示装置も本発明に含まれる。このような表示装置は、第1のバスラインに入力されるソース信号あるいはゲート信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を発生させずに良好な表示を行うことのできる表示装置を提供することができる

[0031]

また、本発明の表示装置は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第1のバスラインの少なくとも1つには、第1の容量が付加されており、上記第1のバスラインの上記第1のバスラインを除く上記第1のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とするものである。

[0032]

上記表示装置は、液晶、有機EL、無機ELなどのような表示媒体を用いて画像表示を行うことのできるアクティブマトリクス基板の有する表示パネルを複数個備えたものである。この表示装置は、例えばツインパネル式の携帯電話などと

して実現される。

[0033]

上記表示装置の表示パネルに備えられたアクティブマトリクス基板は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置されている。そして、例えば第1のバスラインを駆動するソースドライバ、第2のバスラインを駆動するゲートドライバが、それぞれ第1のバスラインあるいは第2のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。なお、上記表示装置においては、第1のバスラインを駆動するドライバがゲートドライバであり、第2のバスラインを駆動するドライバがソースドライバであってもよい。

[0034]

上記の表示装置においては、上記複数の第1のバスラインの少なくとも1つに、第1の容量が付加されており、上記第1の容量が付加されている第1のバスラインを除く第1のバスラインは、複数個の表示パネル内の各アクティブマトリクス基板によって共有されている。

[0035]

即ち、上記表示装置は、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第1のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

[0036]

さらに、上記表示装置において、複数の表示パネルによって共有されていない第1のバスライン、即ち、一つの表示パネルのアクティブマトリクス基板上のみに配置されている第1のバスラインには、第1の容量が付加されている。これによって、大きさの異なる複数の表示パネルを有する表示装置において画像表示を行う場合に、第1のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第1のバスラインに入力される信号の遅延の

差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。

[0037]

上記の表示装置において、複数個の上記表示パネルによって共有されている上 記第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加 されていてもよい。

[0038]

上記表示装置に備えられたアクティブマトリクス基板においては、複数個の表示パネルに共有されていない第1のバスラインには、容量が比較的大きい第1の容量が付加されており、上記以外の第1のバスラインには、容量が比較的小さい第2の容量が付加されている。

[0039]

上記の構成によれば、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

$[0\ 0\ 4\ 0]$

また、本発明の表示装置は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第1のバスラインは、上記複数個の表示パネルによって共有され、上記表示パネルの少なくとも一つでは、上記複数の第1のバスラインの少なくとも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず、上記画素電極と接続されていない上記第1のバスラインには、第1の容量が付加されていることを特徴とするものである。

[0041]

上記表示装置は、液晶、有機EL、無機ELなどのような表示媒体を用いて画

像表示を行うことのできるアクティブマトリクス基板の有する表示パネルを複数 個備えたものである。この表示装置は、例えばツインパネル式の携帯電話などと して実現される。

[0042]

上記表示装置の表示パネルに備えられたアクティブマトリクス基板は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置されている。そして、例えば第1のバスラインを駆動するソースドライバ、第2のバスラインを駆動するゲートドライバが、それぞれ第1のバスラインあるいは第2のバスラインに接続されている。そして、ゲートドライバ、ソースドライバからそれぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。これによって、画素電極から表示媒体に所望の電圧が印加されて表示がなされる。なお、上記表示装置においては、第1のバスラインを駆動するドライバがゲートドライバであり、第2のバスラインを駆動するドライバがソースドライバであってもよい。

[0043]

上記の表示装置においては、上記第1のバスラインが複数個の表示パネルによって共有されている。この構成によれば、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第1のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

[0044]

さらに、上記表示装置は、複数の表示パネルの少なくとも一つにおいて画素電極と接続されない第1のバスラインには、第1の容量が付加されている。即ち、例えば大きさの異なる複数の表示パネルを備える表示パネルにおいて、より小さな表示パネルに関しては第1のバスラインが画素電極と接続されていないような場合にも、その第1のバスラインには、容量が付加されているため、第1のバスライン間の容量差を小さく、あるいは無くすことができる。これによって、第1のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うこと

ができる。

[0045]

上記の表示装置において、上記第1の容量が付加されていない上記第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていてもよい。

[0046]

上記表示装置に備えられたアクティブマトリクス基板においては、複数個の表示パネルのうちの少なくとも一つで画素電極と接続されていない第1のバスラインには、容量が比較的大きい第1の容量が付加されており、上記以外の第1のバスラインには、容量が比較的小さい第2の容量が付加されている。

[0047]

上記の構成によれば、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

[0048]

【発明の実施の形態】

以下に本発明の実施の種々の形態について説明するが、本発明はこの記載に限 定されるものではない。

[0049]

本発明の実施の各形態では、本発明のアクティブマトリクス基板の一例として、折り畳み式携帯電話の表面パネル(メインパネル)または裏面パネル(サブパネル)に用いられるアクティブ型[TFT (Thin Film Transistor)、TFD (Thin Film Diode)等]のスイッチング素子で構成されているアクティブマトリクス基板について説明する。また、本実施の形態では、本発明の表示装置の一例として、上記アクティブマトリクス基板を備えた表面パネル(メインパネル)及び、上記アクティブマトリクス基板と、ソースバスラインを介して接続されているもう一つのアクティブマトリクス基板を備えた裏面パネル(サブパネル)とを有する折り畳み式携帯電話などの表示装置を例に挙げて説明する。

[0050]

[実施の形態1]

まず、本発明の実施の形態1について以下に説明する。

本実施の形態1に係る表示装置1の構成を示す回路図を図1に示す。図1に示すように、表示装置1はメインパネル2(表示パネル)とサブパネル3(表示パネル)とから構成される。メインパネル2は、基板上に薄膜トランジスタ(TFT)が設けられたTFT基板7(アクティブマトリクス基板)と、このTFT基板7に対向する対向基板7、と、TFT基板7と対向基板7、との間に挟まれる表示媒体としての液晶層(LC)とを含んで形成されている。

[0051]

また、TFT基板7上には、複数のソースバスライン4・5(第1のバスライン)と複数のゲートバスライン9(第2のバスライン)とが格子状に配されている。このソースバスライン4・5とゲートバスライン9との交差部の近傍に、TFT(スイッチング素子)が配置されている。このTFTは、ゲートがゲートバスライン9に接続され、ソースがソースバスライン4・5に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板7、に設けられた対向電極(COM)との間で、画素としての液晶層(LC)に電圧を印加する。これを、各TFTにおいて行うことによって画像を表示することができる。

[0052]

さらに、メインパネル2には、ソースドライバ201とゲートドライバ202とが備えられている。ソースドライバ201からの複数の引き出し線が各ソースバスライン4・5に接続され、ゲートドライバ202からの複数の引き出し線が各ゲートバスライン9に接続されている。そして、ソースドライバ201、ゲートドライバ202から、それぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。

[0053]

一方、サブパネル3は基板上に薄膜トランジスタが設けられたTFT基板8 (アクティブマトリクス基板)と、このTFT基板8に対向する対向基板8'と、TFT基板8と対向基板8'との間に挟まれる表示媒体としての液晶層 (LC)

とを含んで形成されている。

[0054]

このサブパネル3は、図示しないFPC (Flexible Printed Circuits) などを介してメインパネルと接続されている。これによって、メインパネル2のソースドライバ201及びゲートドライバ202から、メインパネル2内の配線と上記FPCなどを介してサブパネル3の各バスラインにソース信号電圧またはゲート信号電圧が印加される。

[0055]

サブパネル3のTFT基板8上には、メインパネル2と同様に複数のソースバスライン5と複数のゲートバスライン9とが格子状に配されている。このソースバスライン5とゲートバスライン9との交差部の近傍には、TFTが配置されている。このTFTは、ゲートがゲートバスライン9に接続され、ソースがソースバスライン5に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板8'に設けられた対向電極(COM)との間で、画素としての液晶層(LC)に電圧を印加する。これを各TFTにおいて行うことによって、画像を表示することができる。

[0056]

以上のようにして、メインパネル2またはサブパネル3において、画像を表示することができる。ところで、メインパネル2とサブパネル3とでは、ソースバスラインの数が異なっている。即ち、ソースバスライン5は、メインパネル2とサブパネル3とで共有されているが、ソースバスライン4はメインパネル2のみに配されている。そのため、ソースバスライン5においては、メインパネル2を駆動させるとき、サブパネル3の容量も負荷となる。一方、ソースバスライン4においては、メインパネル2を駆動させるとき、メインパネル2のみの容量が付加される。

[0057]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために 、メインパネル2のTFT基板7上のみに配されている各ソースバスライン4に は、容量6a、6b(第1の容量)が付加されている。本実施の形態の表示装置 1において、この容量の付加は、図1に示すように、ソースバスライン4と対向信号線9'とを絶縁膜などを挟んで交差させることで形成している。容量6 a、6 bの大きさは、ソースバスライン4とソースバスライン5との容量の差を小さくするか、あるいは容量の差を無くすような大きさとすることが好ましい。これによって、ソースバスライン4の信号遅延とソースバスライン5の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。なお、容量6 a、6 bの大きさは互いに同一であっても、表示に影響しない程度の差があってもよい。

[0058]

続いて、容量の付加方法について説明する。付加容量の形成には大きく分けて2つの方法がある。一つ目の方法は、既存配線の交差部の面積を大きくするという方法であり、もう一つの方法は、新たな配線(付加容量用配線)を設けるという方法である。上記一つ目の方法として、より具体的には、バスラインの配線を太くしたり、バスラインに交差する配線を太くしたりするという方法が挙げられる。

[0059]

ここで、容量の付加方法の一例を、図2及び図24を用いてより具体的に説明 する。なお、この付加方法は、上述の2つの方法を併用するものである。

[0060]

図2は、本実施の形態に係る表示装置1におけるメインパネル2の付加容量用配線9'の配置状態を示す模式図である。図2に示すように、メインパネル2においては、Cs信号線と対向信号線とが共通の配線(Cs・対向信号線9')として形成されている。

$[0\ 0\ 6\ 1\]$

ここで、Csとは、画素容量だけでは保持動作が不安定であり、かつ他の寄生容量の影響を受けやすいため、表示品位の向上のために別途設けられた補助容量のことである。そして、Cs信号線とは、Cs on ComのときCsバスライン203に信号を入れる配線であり、対向信号線はコモン転移部204を介して対向電極に信号を入れる配線である。このCs・対向信号線9、は、メインパネル2の

外部より各信号を送信する配線である。

[0062]

また、上記Cs on Comとは、CsをCs専用配線(Csバスライン)上に形成する形態であり、Csバスラインとドレイン電極とを絶縁膜などを介して交差させることで容量を形成する。上記Cs専用配線は、対向信号線などと接続されている場合もある。これに対し、Cs on Gateとは、Csをゲートバスライン上に形成する形態であり、ゲートバスラインとドレイン電極とを絶縁膜などを介して交差させることで容量を形成する。なお、Cs on Gateの場合には、Cs信号線は存在しない。

[0063]

また、メインパネル2には、上述のようにソースドライバ201が設けられ、このソースドライバ201からメインパネル2内の表示領域(図2中において点線で囲んだ部分)にソースバスライン4・5が配設されている。このソースバスラインのうち、FPCなどを介してサブパネル3へ接続されているものがソースバスライン5であり、サブパネルへの接続がされていないものがソースバスライン4である。そして、上記メインパネル2においては、容量6a・6bを付加するための付加容量用配線9'は対向信号線9'に接続されており、ソースバスライン4のみと交差している。

[0064]

次に、上記メインパネル 2 における容量 6 a \cdot 6 b のより詳細な構造について、図 2 4 を用いて説明する。図 2 4 (a)は、メインパネル 2 のゲート非入力側(即ち、FPCなどを介してサブパネル 3 と接続される側)部分の構造をより具体的に示す模式図である。また、図 2 4 (b)は、(a)においてBで示す部分を拡大した図であり、図 2 4 (c)は、(a)においてCで示す部分を拡大した図である。

[0065]

図24(b)、(c)において、図24(b)中のソースバスライン5はサブパネル3と接続されており、ソースバスライン4はサブパネル3と接続されていない。サブパネル3を接続した状態では、ソースバスライン5の容量はソースバ

スライン4の容量より大きくなるため、ソースバスライン4に容量を付加している。図24(c)中、Dで示す部分がゲート配線材料からなるCs・対向信号線9'である。

[0066]

このような構造を有するメインパネル 2 においては、容量 6 a \cdot 6 b は、図 2 4 (c) 中のFで示すように、既存のC s \cdot 対向信号線 9 ' とソースバスライン 4 との交差部においてソースバスライン 4 を太らせることで付加されている。それとともに、容量 6 a \cdot 6 b は、図 2 4 (c) 中のGで示すように、C s \cdot 対向信号線 9 ' から枝分かれさせた新たな付加容量用配線(図 2 4 (c) 中、Hで示す部分)を、ソースバスライン 4 と交差させることで形成されている。図 2 4 (c) 中、Eで示す部分はC s \cdot 対向信号線 9 ' (図 2 4 (c) 中、Dで示す部分)と付加容量用配線 H との接続部分である。

[0067]

このメインパネル2においては、Cs・対向信号線9'をゲート配線材料で配線しているのに対し、Cs・対向信号線9'から枝分かれしている付加容量用配線9'をソース配線材料に切り替えている。これによって、付加容量の大きさの調整を行う場合、ゲート配線のパターンを変更することなく対処することができる。また、ソースバスライン4側をソース配線材料で配線し、付加容量用配線9'をCs・対向信号線9'と同じゲート配線材料のまま配線するという方法で容量付加を行うことも可能である。

[0068]

ところで、図1及び図2においては、便宜上ソースバスライン4・5及びゲートバスラインの数を省略して示しているが、実際の表示装置においては、図24に示すように多数のソースバスライン及びゲートバスラインが備えられている。

[0069]

なお、付加容量配線を設ける方法としては、図2に示すようなCs・対向信号線9'に接続した付加容量用配線を設ける方法以外に以下のような方法が挙げられる。

[0070]

1番目の方法は、図3に示すように、Cs信号線10に接続した付加容量用配線Aを設ける方法である。2番目の方法は、図4に示すように、対向信号線9'に接続した付加容量用配線Aを設ける方法である。3番目の方法は、図5に示すように、Cs・対向信号線9'の一部を切断し、付加容量用配線Aとする方法である。4番目の方法は、図6に示すように、Cs信号線10の一部を切断し、付加容量用配線Aとする方法である。5番目の方法は、図7に示すように、対向信号線9'の一部を切断し、付加容量用配線Aとする方法である。6番目の方法は、図8に示すように、付加容量用配線Aとする方法である。6番目の方法は、図8に示すように、付加容量用配線専用の信号線Aを別に設けるという方法である。また図示しない他の方法として、例えばダミー画素(表示領域以外の画素)の信号線や検査配線等のようなCs信号線及び対向信号線以外の信号線と付加容量を形成させることも可能である。

[0071]

上述の3番目の方法は、Cs信号線と対向信号線とが共通の場合に採用される方法であり、上述の1、2、4、5番目の方法は、Cs信号線と対向信号線とが独立している場合に採用される方法である。上述の6番目の方法はCs信号線と対向信号線とが共通の場合でも独立している場合にも採用される方法である。また、静電気対策や信号遅延対策のために、Cs信号線及び対向信号線は表示領域を取り囲むように配置されていることが好ましいが、上述の3、4、5番目の方法のように一部切断されていてもよい。

[0072]

以上に述べた各方法を用いて容量の付加を行えば、各ソースバスラインの容量 の差を小さく、あるいは無くすことができるため、メインパネル及びサブパネル の両方において、良好な表示を行うことができる。

[0073]

〔実施の形態2〕

続いて、本発明の実施の形態2について説明する。本実施の形態2に係る表示 装置11の構成を示す回路図を図9に示す。

[0074]

図9に示すように、実施の形態2に係る表示装置11はツインパネル式のもの

であり、メインパネル12 (表示パネル)とサブパネル13 (表示パネル)とから構成される。メインパネル12及びサブパネル13においては、ソースバスライン14・15 (第1のバスライン)とゲートバスライン20 (第2のバスライン)とが格子状に配置されている。メインパネル12の複数のソースバスライン15 (第1のバスライン)は、サブパネル13のソースバスライン15と図示しないFPCなどを介して接続されている。また、もう一種のソースバスライン14 (第1のバスライン)は、メインパネル12のみに配されている。各ソースバスライン14には、対向信号線20,との交差部近傍にそれぞれ容量16a、16b (第1の容量)が付加され、各ソースバスライン15には、対向信号線20,との交差部近傍にそれぞれ容量17a、17b、17c (第2の容量)が付加されている。なお、実施の形態2に係る表示装置11は、上記容量の付加方法以外の点に関しては、実施の形態1の表示装置1と同様の構成である。

[0075]

表示装置11においては、表示装置1の場合と同様に、メインパネル12のみに配されているソースバスライン14と、メインパネル12とサブパネル13とで共有されているソースバスライン15とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン15の容量17a、17b、17cよりも、ソースバスライン14の容量16a、16bと容量17a、17b、17cとの大きさは、ソースバスライン14とソースバスライン15との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン14の信号遅延とソースバスライン15の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0076]

なお、容量16a、16bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量17a、17b、17cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン14・15と対向信号線19'とを絶

縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0077]

[実施の形態3]

続いて、本発明の実施の形態3について説明する。本実施の形態3に係る表示 装置21の構成を示す回路図を図10に示す。

[0078]

図10に示すように、実施の形態3に係る表示装置21はツインパネル式のものであり、メインパネル22 (表示パネル)とサブパネル23 (表示パネル)とから構成される。メインパネル22及びサブパネル23においては、ゲートバスライン24・25 (第1のバスライン)とソースバスライン29 (第2のバスライン)とが格子状に配置されている。メインパネル22の複数のゲートバスライン25 (第1のバスライン)は、サブパネル23のゲートバスライン25と図示しないFPCなどを介して接続されている。また、もう一種のゲートバスライン24 (第1のバスライン)は、メインパネル22のみに配されている。各ゲートバスライン24には、対向信号線29、との交差部近傍にそれぞれ容量26a、26b (第1の容量)が付加されている。なお、実施の形態3に係る表示装置21は、ゲートドライバ221とソースドライバ222との配置が実施の形態1の表示装置1と逆になっており、それに伴って、ゲートバスラインと24・25及びソースバスライン29も表示装置1とは逆に配置されている。

[0079]

表示装置21においては、メインパネル22のみに配されているゲートバスライン24と、メインパネル22及びサブパネル23で共有されているゲートバスライン25とでは、容量が異なる。つまり、ゲートバスライン25においては、メインパネル22を駆動させるとき、サブパネル23の容量も負荷となる。一方、ゲートバスライン24においては、メインパネル22を駆動させるとき、メインパネル22のみの容量が付加される。

[080]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル22のTFT基板27上のみに配されている各ゲートバスライン24に、容量26a、26bが付加されている。これによって、ゲートバスライン24の信号遅延とゲートバスライン25の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0081]

なお、容量26a、26bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン24・25と対向信号線29'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0082]

[実施の形態4]

続いて、本発明の実施の形態4について説明する。本実施の形態4に係る表示 装置31の構成を示す回路図を図11に示す。

[0083]

図11に示すように、実施の形態4に係る表示装置31はツインパネル式のものであり、メインパネル32 (表示パネル)とサブパネル33 (表示パネル)とから構成される。メインパネル32及びサブパネル33においては、ゲートバスライン34・35 (第1のバスライン)とソースバスライン40 (第2のバスライン)とが格子状に配置されている。メインパネル32の複数のゲートバスライン35 (第1のバスライン)は、サブパネル33のゲートバスライン35と図示しないFPCなどを介して接続されている。また、もう一種のゲートバスライン34 (第1のバスライン)は、メインパネル32のみに配されている。各ゲートバスライン34には、対向信号線40、との交差部近傍にそれぞれ容量36a、36b (第1の容量)が付加され、各ゲートバスライン35には、対向信号線40、との交差部近傍にそれぞれ容量37a、37b、37c (第2の容量)が付加されている。なお、実施の形態3に係る表示装置31は、上記容量の付加方法

以外の点に関しては、実施の形態3の表示装置21と同様の構成である。

[0084]

表示装置31においては、上述の実施の形態と同様に、メインパネル32のみに配されているゲートバスライン34と、メインパネル32及びサブパネル33で共有されているゲートバスライン35とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン35の容量37a、37b、37cよりも、ゲートバスライン34の容量36a、36bと容量37a、37b、37cとの大きさは、ゲートバスライン34とゲートバスライン35との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン34の信号遅延とゲートバスライン35の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0085]

なお、容量36a、36bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量37a、37b、37cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン34・35と対向信号線40'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0086]

〔実施の形態 5〕

続いて、本発明の実施の形態5について説明する。本実施の形態5に係る表示 装置41の構成を示す回路図を図12に示す。

[0087]

図12に示すように、実施の形態5に係る表示装置41はメインパネル42 (表示パネル)と2つのサブパネル43・44 (表示パネル)とから構成される。 メインパネル42及びサブパネル43・44においては、ソースバスライン45 ・46(第1のバスライン)とゲートバスライン50(第2のバスライン)とが格子状に配置されている。メインパネル42の複数のソースバスライン46(第1のバスライン)は、サブパネル43・44のソースバスライン46と図示しないFPCなどを介して接続されている。また、もう一種のソースバスライン45(第1のバスライン)は、メインパネル42のみに配されている。各ソースバスライン45には、対向信号線50'との交差部近傍にそれぞれ容量47a、47b(第1の容量)が付加されている。なお、実施の形態5に係る表示装置41は、サブパネルの数が2個であるという点を除いて、実施の形態1の表示装置1と同様の構成である。

[0088]

表示装置41においては、上述の実施の形態の場合と同様に、メインパネル42のみに配されているソースバスライン45と、メインパネル42及びサブパネル43・44で共有されているソースバスライン46とでは、容量が異なる。つまり、ソースバスライン46においては、メインパネル42を駆動させるとき、サブパネル43・44の容量も負荷となる。一方、ソースバスライン45においては、メインパネル42を駆動させるとき、メインパネル42のみの容量が付加される。

[0089]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル42のTFT基板48上のみに配されている各ソースバスライン45に、容量47a、47bが付加されている。これによって、ソースバスライン45の信号遅延とソースバスライン46の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0090]

なお、容量47a、47bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン45と対向信号線50'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

ページ: 25/

[0091]

〔実施の形態 6〕

続いて、本発明の実施の形態6について説明する。本実施の形態6に係る表示 装置51の構成を示す回路図を図13に示す。

[0092]

図13に示すように、実施の形態6に係る表示装置51はメインパネル52(表示パネル)と2つのサブパネル53・54(表示パネル)とから構成される。メインパネル52及びサブパネル53・54においては、ソースバスライン55・56(第1のバスライン)とゲートバスライン253(第2のバスライン)とが格子状に配置されている。メインパネル52の複数のソースバスライン56(第1のバスライン)は、サブパネル53・54のソースバスライン56と図示しないFPCなどを介して接続されている。また、もう一種のソースバスライン55(第1のバスライン)は、メインパネル52のみに配されている。各ソースバスライン55には、対向信号線253)との交差部近傍にそれぞれ容量57a、57b(第1の容量)が付加され、各ソースバスライン56には、対向信号線253)との交差部近傍にそれぞれ容量58a、58b、58c(第2の容量)が付加されている。なお、実施の形態6に係る表示装置51は、上記容量の付加方法以外の点に関しては、実施の形態5の表示装置41と同様の構成である。

[0093]

表示装置51においては、上述の実施の形態の場合と同様に、メインパネル52のみに配されているソースバスライン55と、メインパネル52及びサブパネル53・54で共有されているソースバスライン56とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン56の容量58a、58b、58cよりも、ソースバスライン55の容量57a、57bの方が大きな容量となっている。より具体的には、容量57a、57bと容量58a、58b、58cとの大きさは、ソースバスライン55とソースバスライン56との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン55の信号遅延とソースバスライン56の信号遅延との差が発生することなく、信号遅

ページ: 26/

延の差によって生ずる表示不良等の発生を防止することができる。

[0094]

なお、容量57a、57bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量58a、58b、58cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン55・56と対向信号線253'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0095]

〔実施の形態 7〕

続いて、本発明の実施の形態7について説明する。本実施の形態7に係る表示 装置61の構成を示す回路図を図14に示す。

[0096]

図14に示すように、実施の形態7に係る表示装置61はメインパネル62(表示パネル)と2つのサブパネル63・64(表示パネル)とから構成される。メインパネル62及びサブパネル63・64においては、ゲートバスライン65・66(第1のバスライン)とソースバスライン70(第2のバスライン)とが格子状に配置されている。メインパネル62の複数のゲートバスライン66(第1のバスライン)は、サブパネル63・64のゲートバスライン66と図示しないFPCなどを介して接続されている。また、もう一種のゲートバスライン65(第1のバスライン)は、メインパネル62のみに配されている。各ゲートバスライン65には、対向信号線70'との交差部近傍にそれぞれ容量67a、67b(第1の容量)が付加されている。なお、実施の形態7に係る表示装置61は、ゲートドライバ261とソースドライバ262との配置が実施の形態5の表示装置41と逆になっており、それに伴って、ゲートバスラインと65・66及びソースバスライン70も表示装置41とは逆に配置されている。

[0097]

表示装置61においては、上述の実施の形態の場合と同様に、メインパネル6

2のみに配されているゲートバスライン65と、メインパネル42及びサブパネル43・44で共有されているゲートバスライン66とでは、容量が異なる。つまり、ゲートバスライン66においては、メインパネル62を駆動させるとき、サブパネル63・64の容量も負荷となる。一方、ゲートバスライン65においては、メインパネル62を駆動させるとき、メインパネル62のみの容量が付加される。

[0098]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル62のTFT基板68上のみに配されている各ゲートバスライン65に、容量67a、67bが付加されている。これによって、ゲートバスライン65の信号遅延とゲートバスライン66の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0099]

なお、容量67a、67bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン65と対向信号線70'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0100]

〔実施の形態 8〕

続いて、本発明の実施の形態8について説明する。本実施の形態8に係る表示 装置71の構成を示す回路図を図15に示す。

$[0\ 1\ 0\ 1]$

図15に示すように、実施の形態8に係る表示装置71はメインパネル72 (表示パネル)と2つのサブパネル73・74 (表示パネル)とから構成される。メインパネル72及びサブパネル73・74においては、ゲートバスライン75・76 (第1のバスライン)とソースバスライン273 (第2のバスライン)とが格子状に配置されている。メインパネル72の複数のゲートバスライン76 (第1のバスライン)は、サブパネル73・74のゲートバスライン76と図示し

ないFPCなどを介して接続されている。また、もう一種のゲートバスライン75 (第1のバスライン)は、メインパネル72のみに配されている。各ゲートバスライン75には、対向信号線273′との交差部近傍にそれぞれ容量77a、77b(第1の容量)が付加され、各ゲートバスライン76には、対向信号線273′との交差部近傍にそれぞれ容量78a、78b、78c(第2の容量)が付加されている。なお、実施の形態8に係る表示装置71は、上記容量の付加方法以外の点に関しては、実施の形態7の表示装置61と同様の構成である。

[0102]

表示装置71においては、上述の実施の形態の場合と同様に、メインパネル72のみに配されているゲートバスライン75と、メインパネル72及びサブパネル73・74で共有されているゲートバスライン76とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン76の容量78a、78b、78cよりも、ゲートバスライン75の容量77a、77bの方が大きな容量となっている。より具体的には、容量77a、77bと容量78a、78b、78cとの大きさは、ゲートバスライン75とゲートバスライン76との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン75の信号遅延とゲートバスライン76の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0103]

なお、容量 7 7 a、 7 7 bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量 7 8 a、 7 8 b、 7 8 c の大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン 7 5 · 7 6 と対向信号線 2 7 3'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態 1 において説明した各方法を採用してもよい。

[0104]

[実施の形態9]

続いて、本発明の実施の形態9について以下に説明する。

本実施の形態9に係る表示装置81の構成を示す回路図を図16に示す。図16に示すように、表示装置81はメインパネル82(表示パネル)とサブパネル83(表示パネル)とから構成される。メインパネル82は、基板上に薄膜トランジスタ(TFT)が設けられたTFT基板87(アクティブマトリクス基板)と、このTFT基板87に対向する対向基板87、と、TFT基板87と対向基板87、との間に挟まれる表示媒体としての液晶層(LC)とを含んで形成されている。

[0105]

また、TFT基板87上には、複数のソースバスライン84・85(第1のバスライン)と複数のゲートバスライン89(第2のバスライン)とが格子状に配されている。このソースバスライン84・85とゲートバスライン89との交差部の近傍に、TFT(スイッチング素子)が配置されている。このTFTは、ゲートがゲートバスライン89に接続され、ソースがソースバスライン84・85に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板87)に設けられた対向電極(COM)との間で、画素としての液晶層(LC)に電圧を印加する。これを、各TFTにおいて行うことによって画像を表示することができる。

[0106]

このメインパネル82は、図示しないFPCなどを介してサブパネル83と接続されている。これによって、サブパネル83のソースドライバ281及びゲートドライバ282から、サブパネル83内の配線と上記FPCなどを介してメインパネル82の各バスラインにソース信号電圧またはゲート信号電圧が印加されるような構成となっている。

[0107]

一方、サブパネル83は基板上に薄膜トランジスタが設けられたTFT基板8 8(アクティブマトリクス基板)と、このTFT基板88に対向する対向基板8 8'と、TFT基板88と対向基板88'との間に挟まれる表示媒体としての液 晶層(LC)とを含んで形成されている。

[0108]

サブパネル83のTFT基板88上には、メインパネル82と同様に複数のソースバスライン85と複数のゲートバスライン89とが格子状に配されている。このソースバスライン85とゲートバスライン89との交差部の近傍には、TFTが配置されている。このTFTは、ゲートがゲートバスライン89に接続され、ソースがソースバスライン85に接続されるとともに、ドレインが図示しない画素電極に接続されている。そして、この画素電極と対向基板88′に設けられた対向電極(COM)との間で、画素としての液晶層(LC)に電圧を印加する。これを各TFTにおいて行うことによって、画像を表示することができる。

[0109]

さらに、サブパネル83には、ソースドライバ281とゲートドライバ282とが備えられている。ソースドライバ281からの複数の引き出し線が各ソースバスライン84・85に接続され、ゲートドライバ282からの複数の引き出し線が各ゲートバスライン89に接続されている。そして、ソースドライバ281、ゲートドライバ282から、それぞれのバスラインにゲート信号電圧、ソース信号電圧が印加される。

[0110]

以上のように、本実施の形態9の表示装置81においては、サブパネル83側にソースドライバ281及びゲートドライバ282が設けられている。そして、ソースバスライン85は、メインパネル82とサブパネル83との両方で画素電極と接続されているが、ソースバスライン84に関しては、メインパネル82のみにおいて画素電極と接続されている。即ち、各ソースバスライン84は、メインパネル82のTFT基板87上のみで画素電極と接続され、サブパネル83のTFT基板88上では、ソースドライバ281の引き出し線とメインパネル82のソースバスライン84とを接続する配線として機能している。そのため、ソースバスライン85においては、メインパネル82を駆動させるとき、サブパネル83の容量も負荷となる。一方、ソースバスライン84においては、メインパネル82を駆動させるとき、メインパネル82を駆動させるとき、メインパネル82を駆動させるとき、メインパネル82のみの容量が付加される。

[0111]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、各ソースバスライン84には、容量86a、86b(第1の容量)が付加されている。容量86a、86bの大きさは、ソースバスライン84とソースバスライン85との容量の差を小さくするか、あるいは容量の差を無くすような大きさとすることが好ましい。これによって、ソースバスライン84の信号遅延とソースバスライン85の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0112]

なお、容量86a、86bの大きさは互いに同一であっても、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン84と対向信号線89'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0113]

[実施の形態10]

続いて、本発明の実施の形態10について説明する。本実施の形態10に係る表示装置91の構成を示す回路図を図17に示す。

[0114]

図17に示すように、実施の形態10に係る表示装置91はツインパネル式のものであり、メインパネル92 (表示パネル)とサブパネル93 (表示パネル)とから構成される。メインパネル92及びサブパネル93においては、ソースバスライン94・95 (第1のバスライン)とゲートバスライン100 (第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置91は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル93側にソースドライバ291及びゲートドライバ292が設けられており、メインパネル92は、図示しないFPCなどを介してサブパネル93と接続されている。

[0115]

そして、ソースバスライン95は、メインパネル92とサブパネル93との両方で画素電極と接続されているが、ソースバスライン94に関しては、メインパ

ネル92のみにおいて画素電極と接続されている。即ち、各ソースバスライン94は、メインパネル92のTFT基板98上のみで画素電極と接続され、サブパネル93のTFT基板99上では、ソースドライバ291の引き出し線とメインパネル92のソースバスライン94とを接続する配線として機能している。

[0116]

各ソースバスライン 94 には、対向信号線 100'との交差部近傍にそれぞれ容量 96a、96b(第1の容量)が付加され、各ソースバスライン 95 には、対向信号線 100'との交差部近傍にそれぞれ容量 97a、97b、97c(第2の容量)が付加されている。

[0117]

表示装置 9 1 においては、表示装置 8 1 の場合と同様に、メインパネル 9 2 のみで画素電極と接続されているソースバスライン 9 4 と、メインパネル 9 2 及びサブパネル 9 3 の両方で画素電極と接続されているソースバスライン 9 5 とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン 9 5 の容量 9 7 a、 9 7 b、 9 7 c よりも、ソースバスライン 9 4 の容量 9 6 a、 9 6 b の方が大きな容量となっている。より具体的には、容量 9 6 a、 9 6 b と容量 9 7 a、 9 7 b、 9 7 c との大きさは、ソースバスライン 9 4 とソースバスライン 9 5 との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン 9 4 の信号遅延とソースバスライン 9 5 の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0118]

なお、容量96a、96bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量97a、97b、97cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン94・95と対向信号線100'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1にお

いて説明した各方法を採用してもよい。

[0119]

[実施の形態11]

振いて、本発明の実施の形態11について説明する。本実施の形態11に係る表示装置101の構成を示す回路図を図18に示す。

[0120]

図18に示すように、実施の形態11に係る表示装置101はツインパネル式のものであり、メインパネル102(表示パネル)とサブパネル103(表示パネル)とから構成される。メインパネル102及びサブパネル103においては、ゲートバスライン104・105(第1のバスライン)とソースバスライン109(第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置101は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル103側にゲートドライバ301及びソースドライバ302が設けられており、メインパネル102は、図示しないFPCなどを介してサブパネル103と接続されている。

[0121]

そして、ゲートバスライン105は、メインパネル102とサブパネル103との両方で画素電極と接続されているが、ゲートバスライン104に関しては、メインパネル102のみにおいて画素電極と接続されている。即ち、各ゲートバスライン104は、メインパネル102のTFT基板107上のみで画素電極と接続され、サブパネル103のTFT基板108上では、ゲートドライバ301の引き出し線とメインパネル102のゲートバスライン104とを接続する配線として機能している。

[0122]

各ゲートバスライン104には、対向信号線109°との交差部近傍にそれぞれ容量106a、106b(第1の容量)が付加されている。なお、実施の形態11に係る表示装置101は、ゲートドライバ301とソースドライバ302との配置が実施の形態9の表示装置81と逆になっており、それに伴って、ゲートバスライン104・105及びソースバスライン109も表示装置101とは逆

に配置されている。

[0123]

表示装置101においては、メインパネル102のみで画素電極と接続されているゲートバスライン104と、メインパネル102及びサブパネル103の両方で画素電極と接続されているゲートバスライン105とでは、容量が異なる。つまり、ゲートバスライン105においては、メインパネル102を駆動させるとき、サブパネル103の容量も負荷となる。一方、ゲートバスライン104においては、メインパネル102のみの容量が付加される。

[0124]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル102のTFT基板107上のみに配されている各ゲートバスライン104に、容量106a、106bが付加されている。これによって、ゲートバスライン104の信号遅延とゲートバスライン105の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0125]

なお、容量106a、106bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン104・105と対向信号線109'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0126]

〔実施の形態12〕

続いて、本発明の実施の形態12について説明する。本実施の形態12に係る表示装置111の構成を示す回路図を図19に示す。

[0127]

図19に示すように、実施の形態12に係る表示装置111はツインパネル式

のものであり、メインパネル112(表示パネル)とサブパネル113(表示パネル)とから構成される。メインパネル112及びサブパネル113においては、ゲートバスライン114・115(第1のバスライン)とソースバスライン120(第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置111は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル113側にゲートドライバ311及びソースドライバ312が設けられており、メインパネル112は、図示しないFPCなどを介してサブパネル113と接続されている。

[0128]

そして、ゲートバスライン115は、メインパネル112とサブパネル113との両方で画素電極と接続されているが、ゲートバスライン114に関しては、メインパネル112のみにおいて画素電極と接続されている。即ち、各ゲートバスライン114は、メインパネル112のTFT基板118上のみで画素電極と接続され、サブパネル113のTFT基板119上では、ゲートドライバ311の引き出し線とメインパネル112のゲートバスライン114とを接続する配線として機能している。

[0129]

各ゲートバスライン114には、対向信号線120'との交差部近傍にそれぞれ容量116a、116b(第1の容量)が付加され、各ゲートバスライン115には、対向信号線120'との交差部近傍にそれぞれ容量117a、117b、117c(第2の容量)が付加されている。なお、実施の形態12に係る表示装置111は、上記容量の付加方法以外の点に関しては、実施の形態11の表示装置101と同様の構成である。

[0130]

表示装置111においては、表示装置101の場合と同様に、メインパネル112のみで画素電極と接続されているゲートバスライン114と、メインパネル112及びサブパネル113の両方で画素電極と接続されているゲートバスライン115とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン115の容量117

a、117b、117cよりも、ゲートバスライン114の容量116a、116bの方が大きな容量となっている。より具体的には、容量116a、116bと容量117a、117b、117cとの大きさは、ゲートバスライン114とゲートバスライン115との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン114の信号遅延とゲートバスライン115の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0131]

なお、容量116a、116bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量117a、117b、117cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン114・115と対向信号線120'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0132]

〔実施の形態13〕

続いて、本発明の実施の形態13について説明する。本実施の形態13に係る 表示装置121の構成を示す回路図を図20に示す。

[0133]

図20に示すように、実施の形態13に係る表示装置121はメインパネル122 (表示パネル)と2つのサブパネル123・124 (表示パネル)とから構成される。メインパネル122及びサブパネル123・124においては、ソースバスライン125・126 (第1のバスライン)とゲートバスライン130 (第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置121は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル123側にソースドライバ321及びゲートドライバ322が設けられており、メインパネル122は、図示しないFPCなどを介してサブパネル123と接続されている。さらに、もう一つのサブパネル124は、図示しないFPCなど

を介してメインパネル122と接続されている。

[0134]

そして、ソースバスライン126は、メインパネル122及び2つのサブパネル123・124の全てで画素電極と接続されているが、ソースバスライン125に関しては、メインパネル122及びサブパネル124のみにおいて画素電極と接続されている。即ち、各ソースバスライン125は、メインパネル122及びサブパネル124の各TFT基板128、129b上のみで画素電極と接続され、サブパネル123のTFT基板129a上では、ソースドライバ321の引き出し線とメインパネル122のソースバスライン125とを接続する配線として機能している。

[0135]

各ソースバスライン125には、対向信号線130'との交差部近傍にそれぞれ容量127a、127b(第1の容量)が付加されている。なお、実施の形態13に係る表示装置121は、サブパネルの数が2個であるという点を除いて、実施の形態9の表示装置81と同様の構成である。

[0136]

表示装置121においては、メインパネル122及びサブパネル124のみで画素電極と接続されているソースバスライン125と、全てのパネルで画素電極と接続されているソースバスライン126とでは、容量が異なる。つまり、ソースバスライン125においては、メインパネル122を駆動させるとき、サブパネル123・124の容量も負荷となる。一方、ソースバスライン125においては、メインパネル122を駆動させるとき、サブパネル123の容量は付加されないため、容量に差が生ずる。

[0137]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル122のTFT基板128上のみに配されている各ソースバスライン125に、容量127a、127bが付加されている。これによって、ソースバスライン125の信号遅延とソースバスライン126の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止すること

ができる。

[0138]

なお、容量127a、127bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ソースバスライン125と対向信号線130'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0139]

〔実施の形態14〕

続いて、本発明の実施の形態14について説明する。本実施の形態14に係る表示装置131の構成を示す回路図を図21に示す。

[0140]

図21に示すように、実施の形態14に係る表示装置131はメインパネル132 (表示パネル)と2つのサブパネル133・134 (表示パネル)とから構成される。メインパネル132及びサブパネル133・134においては、ソースバスライン135・136 (第1のバスライン)とゲートバスライン333 (第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置131は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル133側にソースドライバ331及びゲートドライバ332が設けられており、メインパネル132は、図示しないFPCなどを介してサブパネル133と接続されている。さらに、もう一つのサブパネル134は、図示しないFPCなどを介してメインパネル132と接続されている。

[0141]

そして、ソースバスライン136は、メインパネル132及び2つのサブパネル133・134の全てで画素電極と接続されているが、ソースバスライン135に関しては、メインパネル132及びサブパネル134のみにおいて画素電極と接続されている。即ち、各ソースバスライン135は、メインパネル132及びサブパネル134の各TFT基板139、140b上のみで画素電極と接続さ

れ、サブパネル133のTFT基板140a上では、ソースドライバ331の引き出し線とメインパネル132のソースバスライン135とを接続する配線として機能している。

[0142]

各ソースバスライン135には、対向信号線333,との交差部近傍にそれぞれ容量137a、137b(第1の容量)が付加され、各ソースバスライン136には、対向信号線333,との交差部近傍にそれぞれ容量138a、138b、138c(第2の容量)が付加されている。なお、実施の形態14に係る表示装置131は、上記容量の付加方法以外の点に関しては、実施の形態13の表示装置121と同様の構成である。

[0143]

表示装置131においては、上述の実施の形態の場合と同様に、メインパネル132及びサブパネル134のみで画素電極と接続されているソースバスライン135と、全てのパネルで画素電極と接続されているソースバスライン136とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ソースバスライン136の容量138a、138b、138cよりも、ソースバスライン135の容量137a、137bと容量138a、138b、138cとの大きさは、ソースバスライン135とソースバスライン136との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ソースバスライン135の信号遅延とソースバスライン136の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0144]

なお、容量137a、137bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量138a、138b、138cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ソースバスライン135・136と対向信号線333'とを絶縁膜等を挟んで交差させることで形成するという方法を用いる

ことができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0145]

[実施の形態15]

続いて、本発明の実施の形態15について説明する。本実施の形態15に係る 表示装置141の構成を示す回路図を図22に示す。

[0146]

図22に示すように、実施の形態15に係る表示装置141はメインパネル142 (表示パネル)と2つのサブパネル143・144 (表示パネル)とから構成される。メインパネル142及びサブパネル143・144においては、ゲートバスライン145・146 (第1のバスライン)とソースバスライン150 (第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置141は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル143側にゲートドライバ341及びソースドライバ342が設けられており、メインパネル142は、図示しないFPCなどを介してサブパネル143と接続されている。さらに、もう一つのサブパネル144は、図示しないFPCなどを介してメインパネル142と接続されている。

[0147]

そして、ゲートバスライン146は、メインパネル142及び2つのサブパネル143・144の全でで画素電極と接続されているが、ゲートバスライン145に関しては、メインパネル142及びサブパネル144のみにおいて画素電極と接続されている。即ち、各ゲートバスライン145は、メインパネル142及びサブパネル144の各TFT基板148、149b上のみで画素電極と接続され、サブパネル143のTFT基板149a上では、ゲートドライバ341の引き出し線とメインパネル142のゲートバスライン145とを接続する配線として機能している。

[0148]

各ゲートバスライン145には、対向信号線150'との交差部近傍にそれぞれ容量147a、147b (第1の容量)が付加されている。なお、実施の形態

15に係る表示装置141は、ゲートドライバ341とソースドライバ342と の配置が実施の形態13の表示装置121と逆になっており、それに伴って、ゲートバスラインと145・146及びソースバスライン150も表示装置121 とは逆に配置されている。

[0149]

表示装置141においては、上述の実施の形態の場合と同様に、メインパネル 142及びサブパネル144のみで画素電極と接続されているゲートバスライン 145と、全てのパネルで画素電極と接続されているゲートバスライン146とでは、容量が異なる。つまり、ゲートバスライン146においては、メインパネル142を駆動させるとき、サブパネル143・144の容量も負荷となる。一方、ゲートバスライン145においては、メインパネル142を駆動させるとき、サブパネル143の容量は付加されないため、容量に差が生ずる。

[0150]

この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、メインパネル142のTFT基板148上のみに配されている各ゲートバスライン145に、容量147a、147bが付加されている。これによって、ゲートバスライン145の信号遅延とゲートバスライン146の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0151]

なお、容量147a、147bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよい。この容量の付加には、例えば、ゲートバスライン145と対向信号線150'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0152]

〔実施の形態16〕

続いて、本発明の実施の形態16について説明する。本実施の形態16に係る

表示装置151の構成を示す回路図を図23に示す。

[0153]

図23に示すように、実施の形態16に係る表示装置151はメインパネル152 (表示パネル)と2つのサブパネル153・154 (表示パネル)とから構成される。メインパネル152及びサブパネル153・154においては、ゲートバスライン155・156 (第1のバスライン)とソースバスライン353 (第2のバスライン)とが格子状に配置されている。なお、本実施の形態に係る表示装置151は、上述の実施の形態9にて説明した表示装置と同様に、サブパネル153側にゲートドライバ351及びソースドライバ352が設けられており、メインパネル152は、図示しないFPCなどを介してサブパネル153と接続されている。さらに、もう一つのサブパネル154は、図示しないFPCなどを介してメインパネル152と接続されている。

[0154]

そして、ゲートバスライン156は、メインパネル152及び2つのサブパネル153・154の全てで画素電極と接続されているが、ゲートバスライン155に関しては、メインパネル152及びサブパネル154のみにおいて画素電極と接続されている。即ち、各ゲートバスライン155は、メインパネル152及びサブパネル154の各TFT基板159、160b上のみで画素電極と接続され、サブパネル153のTFT基板160a上では、ゲートドライバ351の引き出し線とメインパネル152のゲートバスライン155とを接続する配線として機能している。

[0155]

各ゲートバスライン155には、対向信号線353,との交差部近傍にそれぞれ容量157a、157b(第1の容量)が付加され、各ゲートバスライン156には、対向信号線353,との交差部近傍にそれぞれ容量158a、158b、158c(第2の容量)が付加されている。なお、実施の形態16に係る表示装置151は、上記容量の付加方法以外の点に関しては、実施の形態15の表示装置141と同様の構成である。

[0156]

表示装置151においては、上述の実施の形態の場合と同様に、メインパネル152及びサブパネル154のみで画素電極と接続されているゲートバスライン155と、全てのパネルで画素電極と接続されているゲートバスライン156とでは、容量が異なる。そこで、この容量の差を表示に影響が出ない大きさまで小さく、あるいは無くすために、ゲートバスライン156の容量158a、158b、158cよりも、ゲートバスライン155の容量157a、157bの方が大きな容量となっている。より具体的には、容量157a、157bと容量158a、158b、158b、158cとの大きさは、ゲートバスライン155とゲートバスライン156との容量差を小さく、あるいは無くすような大きさに設定されることが好ましい。これによって、ゲートバスライン155の信号遅延とゲートバスライン156の信号遅延との差が発生することなく、信号遅延の差によって生ずる表示不良等の発生を防止することができる。

[0157]

なお、容量157a、157bの大きさは、互いに全く同じであっても、また、表示に影響しない程度の差があってもよく、容量158a、158b、158cの大きさは、互いに全く同じであっても、表示に影響しない程度の差があってもよい。容量の付加には、例えば、ゲートバスライン155・156と対向信号線353'とを絶縁膜等を挟んで交差させることで形成するという方法を用いることができる。しかしながら、容量の付加方法はこれに限定されることなく、実施の形態1において説明した各方法を採用してもよい。

[0158]

なお、以上の各実施の形態においては、説明の便宜上、ソースバスライン及び ゲートバスラインの数を適宜省略した構成としている。本発明においては、ソー スバスライン及びゲートバスラインの数は、各表示パネルの大きさに合わせて適 宜変更することができる。また、本発明の表示装置の表示パネルの数も、上述の 実施の形態で説明した2個あるいは3個に限定されることなく、必要に応じて適 宜決めることができる。

[0159]

【発明の効果】

以上のように、本発明のアクティブマトリクス基板は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板において、上記複数の第1のバスラインの少なくとも一つには、第1の容量が付加されており、上記第1の容量の付加された上記第1のバスラインを除く第1のバスラインが、他のアクティブマトリクス基板の第1のバスラインと接続されることを特徴とするものである。

[0160]

上記の構成によれば、上記アクティブマトリクス基板と他のアクティブマトリクスとを用いる表示装置において、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

$[0\ 1\ 6\ 1\]$

さらに、上記アクティブマトリクス基板は、他のアクティブマトリクス基板と 共有していない第1のバスラインに、第1の容量が付加されている。これによっ て、このアクティブマトリクス基板を用いて表示を行う場合に、第1のバスライ ンごとの容量の違いを小さく、あるいは、生じさせなくすることができる。その ため、第1のバスラインに入力される信号の遅延の差によるブロック分かれなど の表示不良を発生させることなく、上記アクティブマトリクス基板、他のアクティブマトリクス基板の両方において表示を良好に行うことができる。

[0162]

上記のアクティブマトリクス基板において、上記第1の容量の付加された上記 第1のバスラインは、他のアクティブマトリクス基板内に備えられた配線と接続 されていてもよい。

[0163]

上記の構成によれば、画素電極が接続された第1のバスライン本数の少ない他

のアクティブマトリクス基板側に第1のバスラインを駆動するドライバを備える ことができる。

[0164]

上記のアクティブマトリクス基板において、上記第1の容量が付加されていない第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていてもよい。

[0165]

これによって、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

[0166]

上記のアクティブマトリクス基板において、上記第1のバスラインは、ソースドライバに接続されており、上記第2のバスラインは、ゲートドライバに接続されていてもよい。

[0167]

上記の構成によれば、第1のバスラインに入力されるソース信号の遅延の差を 縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好 な表示を行うことができる。

[0168]

上記のアクティブマトリクス基板において、上記第1のバスラインは、ゲートドライバに接続されており、上記第2のバスラインは、ソースドライバに接続されていてもよい。

[0169]

上記の構成によれば、第1のバスラインに入力されるゲート信号の遅延の差を 縮めることができるため、ブロック分かれなどの表示不良を発生させずに、良好 な表示を行うことができる。

[0170]

なお、上述のアクティブマトリクス基板を備えた表示装置も本発明に含まれる。このような表示装置は、第1のバスライン入力されるソース信号あるいはゲー

ト信号の遅延の差を縮めることができるため、ブロック分かれなどの表示不良を 発生させずに良好な表示を行うことのできる表示装置を提供することができる。

[0171]

また、本発明の表示装置は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第1のバスラインの少なくとも1つには、第1の容量が付加されており、上記第1の容量を付加された上記第1のバスラインを除く上記第1のバスラインは、複数個の上記表示パネル内の各アクティブマトリクス基板によって共有されていることを特徴とするものである。

[0172]

上記表示装置は、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第1のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

[0173]

さらに、上記の表示装置によれば、大きさの異なる複数の表示パネルを有する表示装置において画像表示を行う場合に、第1のバスラインごとの容量の違いを小さく、あるいは、生じさせなくすることができる。そのため、第1のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てにおいて表示を良好に行うことができる。

[0174]

上記の表示装置において、複数個の上記表示パネルによって共有されている上 記第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加 されていてもよい。

[0175]

上記の構成によれば、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

[0176]

また、本発明の表示装置は、複数の第1のバスラインと、複数の第2のバスラインとが格子状に配置され、上記複数の第1のバスラインと上記複数の第2のバスラインとの各交差部近傍に複数のスイッチング素子が配置され、上記スイッチング素子を介して上記第1のバスライン及び上記第2のバスラインのそれぞれに電気的に接続された複数の画素電極を備えたアクティブマトリクス基板を有する表示パネルを複数個備えた表示装置において、上記複数の第1のバスラインは、上記複数個の表示パネルによって共有され、上記表示パネルの少なくとも一つでは、上記複数の第1のバスラインの少なくとも一つが上記アクティブマトリクス基板内の上記画素電極と接続されておらず、上記画素電極と接続されていない上記第1のバスラインには、第1の容量が付加されていることを特徴とするものである。

[0177]

上記の構成によれば、複数個の表示パネルにそれぞれ供えられているアクティブマトリクス基板間で、第1のバスラインを共有しているため、表示エリア周辺の額縁と呼ばれる部分の幅を縮小できる。また、第1のバスラインを駆動するドライバの数及び出力端子の数を削減して、低コストでコンパクトな表示モジュールを有する表示装置を実現できる。

[0178]

さらに、上記表示装置は、例えば大きさの異なる複数の表示パネルを備える表示パネルにおいて、より小さな表示パネルに関しては第1のバスラインが画素電極と接続されていないような場合にも、その第1のバスラインには、容量が付加されているため、第1のバスライン間の容量差を小さく、あるいは無くすことができる。これによって、第1のバスラインに入力される信号の遅延の差によるブロック分かれなどの表示不良を発生させることなく、複数の表示パネルの全てに

おいて表示を良好に行うことができる。

[0179]

上記の表示装置において、上記第1の容量が付加されていない上記第1のバスラインには、上記第1の容量よりも容量の小さい第2の容量が付加されていてもよい。

[0180]

上記の構成によれば、個々の第1のバスラインにおいて、適宜容量の調節を行うことができるため、より確実にバスライン毎の容量差を小さくすることができる。そして、より良好な画像表示を行うことができる。

【図面の簡単な説明】

図1

本発明の実施の形態1に係る表示装置の構成を示す回路図である。

【図2】

本発明の実施の形態1に係る表示装置のメインパネルにおいて、付加容量用配線の配置状態を示す模式図である。

【図3】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図4】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図5】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図6】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図7】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付

加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図8】

本発明に係る表示装置の一例であり、図2に示す表示装置とは異なる方法で付加容量用配線が配置されている表示装置のメインパネルを示す模式図である。

【図9】

本発明の実施の形態2に係る表示装置の構成を示す回路図である。

【図10】

本発明の実施の形態3に係る表示装置の構成を示す回路図である。

【図11】

本発明の実施の形態4に係る表示装置の構成を示す回路図である。

【図12】

本発明の実施の形態5に係る表示装置の構成を示す回路である。

【図13】

本発明の実施の形態6に係る表示装置の構成を示す回路図である。

【図14】

本発明の実施の形態7に係る表示装置の構成を示す回路図である。

【図15】

本発明の実施の形態8に係る表示装置の構成を示す回路図である。

【図16】

本発明の実施の形態9に係る表示装置の構成を示す回路図である。

【図17】

本発明の実施の形態10に係る表示装置の構成を示す回路図である。

【図18】

本発明の実施の形態11に係る表示装置の構成を示す回路図である。

【図19】

本発明の実施の形態12に係る表示装置の構成を示す回路図である。

【図20】

本発明の実施の形態13に係る表示装置の構成を示す回路図である。

【図21】

本発明の実施の形態14に係る表示装置の構成を示す回路図である。

【図22】

本発明の実施の形態15に係る表示装置の構成を示す回路図である。

【図23】

本発明の実施の形態16に係る表示装置の構成を示す回路図である。

【図24】

(a)は、本発明の実施の形態1に係る表示装置のメインパネルの表示領域の構造をより具体的に示す模式図である。(b)は、(a)においてBで示す部分を拡大した図であり、(c)は、(a)においてCで示す部分を拡大した図である。

【図25】

従来の表示装置の構成を示す回路図である。

【符号の説明】

- 表示装置 1、11、21、31、41、51、61、71、81、91、
 - 101, 111, 121, 131, 141, 151, 181
- メインパネル (表示パネル) 2、12、22、32、42、52、62、

72, 82, 92, 102, 112, 122, 132, 142,

152, 182

- サブパネル (表示パネル) 3、13、23、33、43、44、53、
 - 54, 63, 64, 73, 74, 83, 93, 103, 113,
 - 123, 124, 133, 134, 143, 144, 153, 154,

1 8 3

- ソースバスライン (第1のバスライン) 4、5、14、15、45、
 - 46, 55, 56, 84, 85, 94, 95, 125, 126,

135, 136, 195, 196

- ゲートバスライン (第1のバスライン) 24、25、34、35、
 - 65, 66, 75, 76, 104, 105, 114, 115, 145,

146, 155, 156

ゲートバスライン (第2のバスライン) 9、20、50、253、

89, 100, 130, 333, 188

ソースバスライン (第2のバスライン) 29、40、70、273、

109, 120, 150, 353

付加容量(第1の付加容量) 6 a、6 b、16 a、16 b、26 a、

26b, 36a, 36b, 47a, 47b, 57a, 57b,

67a, 67b, 77a, 77b, 86a, 86b, 96a, 96b,

106a, 106b, 116a, 116b, 127a, 127b,

137a, 137b, 147a, 147b, 157a, 157b

付加容量(第2の付加容量) 17a、17b、17c、37a、

37b, 37c, 58a, 58b, 58c, 78a, 78b, 78c,

97a, 97b, 97c, 117a, 117b, 117c, 138a,

138b, 138c, 158a, 158b, 158c

TFT基板(アクティブマトリクス基板) 7、8、18、19、27、

28, 38, 39, 48, 49a, 49b, 59, 60a, 60b,

68, 69a, 69b, 79, 80a, 80b, 87, 88, 98,

99, 107, 108, 118, 119, 128, 129a,

129b, 139, 140a, 140b, 148, 149a,

149b, 159, 160a, 160b, 184, 186

対向基板 7'、8'、18'、19'、27'、28'、38'、

39', 48', 49a', 49b', 59', 60a', 60b',

68', 69a', 69b', 79', 80a', 80b', 87',

88', 98', 99', 107', 108', 118', 119',

128', 129a', 129b', 139', 140a',

140b', 148', 149a', 149b', 159',

160a', 160b', 185, 187

対向信号線 9'、20'、29'、40'、50'、253'、

70', 273', 89', 100', 109', 120',

130', 333', 150', 353'

ソースドライバ 201、211、222、232、241、251、

262, 272, 281, 291, 302, 312, 321, 331,

3 4 2 \ 3 5 2 \ 1 9 1

ゲートドライバ 202、212、221、231、242、252、

261, 271, 282, 292, 301, 311, 322, 332,

3 4 1 , 3 5 1 , 1 9 0

スイッチング素子 TFT

対向電極


COM

液晶層


LC

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】



【図25】





【要約】

【課題】 複数の表示パネルを備える表示装置において、ブロック分かれなどの表示不良の発生を防止する。

【解決手段】 本発明の表示装置1は、複数のソースバスライン4・5と、複数のゲートバスライン9とが格子状に配置され、上記複数のソースバスライン4・5と上記複数のゲートバスライン9との交差部近傍に複数のTFTが配置され、このTFTを介して上記ソースバスライン及びゲートバスラインのそれぞれに電気的に接続された画素電極を備えたアクティブマトリクス基板7・8をそれぞれ有する2つの表示パネル2・3を備える。そして、上記ソースバスライン4・5のうち、ソースバスライン5は、2つのアクティブマトリクス基板7・8によって共有されている。一方、アクティブマトリクス基板7のみに配置されているソースバスライン4には、容量6a・6bが付加されている。

【選択図】 図1

特願2002-341560

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社